| 摘要：介绍了一种基于现场可编程门阵列（FPGA）的数字式心率计。该仪器采用FPGA和VHDL语言实现时钟分频、波形变换、心率测量、告警控制及数码转换等功能，能够实时测量瞬时心率和平均心率，并能提供心率异常告警信息。该仪器使用元器件数量少、工作稳定可靠、显示直观，测量范围为20～200跳/分钟，测量误差小于1%。
关键词：心率计 瞬时心率 平均心率 FPGA VHDL语... |
|
| 摘要：SMBus是一种高效的同步串行总线。通过分析SMBus总线协议，提出了一种运行于基于PCI-Express技术的桥接芯片上的SMBus控制器的设计方案，并且用Verilog语言描述，最后在Altera公司的FPGA上得以实现。通过仿真测试，证明该方法是稳定有效的。
关键词：SMBus 多μC通讯系统 Verilog
SMBus是Intel公司于1995年发布的... |
|
| 摘要：在对G.726语音编解码标准分析的基础上给出了基于FPGA的DSP的设计流程，利用MATLAB/Simulink、DSP Builer和SOPC Builder工具设计了G.726语音编解码器，通过仿真实验验证了所设计的编解码器模型的正确性，实现了编解码器在SoPC系统中的综合。
关键词：ADPCM MATLAB/Simulink DSP Builder FPG... |
|
| 摘要：针对多种采集信号类型，设计了一种采用CPLD实现信号采集控制、信号处理、通讯及输出控制等功能的复合数据采集控制板，并分析了其相关应用性能。
关键词：CLPD EPP接口 编码器 数据采集
在需要采集多路模拟信号、开关信号、频率（计数）信号以及编码器信号等的数据采集应用中，利用通用板卡构成计算机测控系统是可行的，但对于产品的批量应用，其成本与综合性能不能令人满意... |
|
| 摘要：论述了某航天器DS-SS接收机外部AGC的设计原理和具体实现，重点讨论了如何根据射频前端的输出设计全数字AGC以扩展接收机的动态范围，并给出了基于FPGA的外部AGC电路算法。计算机仿真和硬件实现表明该数字AGC设计满足DS-SS接收机系统的工作要求。
关键词：动态范围 全数字AGC 射频前端
DS-SS（Direct-Sequence Spread-Spec... |
|
| 摘要：介绍了出租车计费器系统的组成及工作原理，简述了在EDA平台上用单片CPLD器件构成该数字系统的设计思想和实现过程。论述了车型调整模块、计程模块、计费模块、译码动态扫描模块等的设计方法与技巧。
关键词：CPLD／PPGA 硬件描述语言 出租车计费器 MAX+PLUS软件 数字系统
随着EDA技术的高速发展，电子系统的设计技术和工具发生了深刻的变化，大规模可编程逻... |
|
| 摘要：介绍了一种基于FPGA可编程技术实现的用于无线通信实验系统的全数字锁相环路。详细叙述了其工作原理、工作性能、电路实现和仿真结果。
关键词：FPGA 全数字锁相环路 VHDL语言
锁相环路已在模拟和数字通信及无线电电子学等各个领域中得到了极为广泛的应用，特别是在数字通信的调制解调和位同步中常常要用到各种各样的锁相环。锁相就是利用输入信号与输出信号之间的相位误差自... |
|
| 摘要：SoC是超大规模集成电路的发展趋势和新世纪集成电路的主流。其复杂性以及快速完成设计、降低成本等要求，决定了系统级芯片的设计必须采用IP（Intellectual Property）复用的方法。本文介绍以可复用IP设计方法，设计串行外设接口SPI（Serial Peripheral Interface）模块IP核的思路，用Verilog语言实现，并经FPGA验证，通过TSMC（台湾集成电路制造... |
|
| 微电子学的发展彻底改变了计算机的设计：集成电路技术增加了能够安装到单个芯片中的元器件数目及其复杂度。因此，采用这种技术可以构建低成本、专用的外围器件，从而迅速地解决复杂的问题。 大规模集成电路（VLSI）技术明确地指出：简单和规则的互连导致廉价的实现方式以及高密度，而高密度能够实现高性能和低开销。有鉴于此，我们致力... |
|
| 摘要：介绍了声纳脉冲侦察模块的测向测距原理、硬件设计及其实现。声纳脉冲侦察模块硬件电路以数字信号处理器为核心，通过可编程门阵列实现逻辑控制，再配以适当的片外存储器及其它外围电路，从而构成一个嵌入式系统。通过对设计需求的分析，提出了设计思路，给出了设计的具体方案。本模块已通过各项指标测试，工作稳定、性能优良。
关键词：声纳脉冲侦察 测向测距 数字信号处理器 可编程门阵列... |
|
| 摘要：基于软判决译码规则，采用完全并行的解码结构，使用Verilog硬件描述语言，在Xilinx公司的FPGA（Virtex-2 xcv1000）上实现了码率为1/2、帧长为20bit的规则（3，6）LDPC码的译码器，最大传输速率可达20Mbps。对LDPC码的实际应用具有重要的推动作用。
关键词：LDPC码 变量节点 校验检点 因子图 译码
在通信系统中纠错码被... |
|
| 摘要：介绍了一种基于FPGA的QPSK的高速数字调制系统的实现方案。先从调制系统的基本框图入手，简要介绍其实现原理及流程；然后着重介绍FPGA功能模块的软件编程、优化及整个系统的性能。
关键词：FPGA QPSK 直接序列扩频 高速调制
1 系统实现原理及流程
本调制系统的设计目的是实现高速数字图像传输。系统的硬件部分主要包括FPGA、A/D转换器、D/A转换器、... |
|
| 摘要：为了使JPEG2000能应用到便携产品中，采用了高效存储结构的硬件实现方案，并设计了相应的寄存器组和控制逻辑。仿真结果表明所设计所设计的编码器能够在0.256s内完成对一帧512×512的灰度图像的编码。
关键词：基于最优截断的嵌入式编码 JPEG2000 交错存储
随着多媒体市场的迅猛发展，百万像素的数码相机、各种功能强大的彩屏手机等数字消费产品逐渐普及。这... |
|
| 摘要：ALTERA公司SRAM工艺可编程器件应用广泛，专用配置器件比较昂贵。在具有微处理器的系统中，使用微处理器系统的存储器来存储配置数据，并通过微处理器配置FPGA，这种方法几乎不增加成本。微处理器根据不同的程序应用，采用不同的配置数据对FPGA进行配置，使FPGA实现与该应用有关的特定功能。详细介绍了微处理器系统中连接简单的被动串行配置方法和被动并行异步配置方法。
... |
|
| 摘要：介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。
关键词：状态机 流水线 3DFS FPGA
随着网络的快速发展，信息安全越来越引起人们的关... |
|
| 摘要：介绍了基于ＣＰＬＤ的异步串行收发器的设计方案，着重叙述了用混合输入（包括原理图和ＶＨＤＬ）实现该设计的思想，阐述了在系统可编程（ＩＳＰ）开发软件的应用方法与设计流程，并给出了ＶＨＤＬ源文件和仿真波形。
关键词：异步串行收发器；混合输入；在系统可编程；CPLD；ispLSI1016
传统数字系统的设计主要基于标准逻辑器件并采用“Ｂｏｔｔｏｍ－Ｕｐ”（自底向上）的... |
|
| 摘要：介绍了ADI公司新一代DDS芯片AD9952和XILINX公司新一代CPLD产品XC2C128的主要性能，提出了用XC2C128作控制电路，由AD9952构成宽带、低相噪、低功耗数字合成频率源的设计方案，同时对如何提高DDS频谱纯度进行了探讨，给出了超宽带应用电路解决方案。
关键词：AD9952；XC2C128；频率源；频谱改善；谐波；CPLD
ＤＤＳ是直接数... |
|
| 摘要：在导弹、航天器等飞行器的研制试飞中，通常要通过遥测方法来获取系统内部的工作状态参数和环境参数，为了完成不同的任务，需要采集不同的信号，运用不同的调制方式。文章介绍了用DSP+CPLD模式来实现某探测器测试与信号处理系统对信号的采集，并利用DSP的强大功能完成ＰＣＭ等一系列功能的方法。
关键词：DSP；PCM；CPLD；信息采集
１ 引言
信息采集主要包括信号... |
|
|
摘 要：PCI是一种高性能的局部总线规范，可实现各种功能标准的PCI总线卡。本文简要介绍了PCI总线的特点、信号与命令，提出了一种利用高速FPGA实现PCI总线接口的设计方案。关键词：PCI总线；信号；命令；协议
---在现代数据采集及处理系统中，ISA、EISA、MCA等扩展总线已无法适应高速数据传输的要求，而PCI局部总线以其优异性价比和适应性成为大多数系统的主流... |
|
|
摘 要：UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术，基于FPGA/CPLD器件设计与实现UART。关键词：FPGA/CPLD；UART；VHDL
---UART（即Universal Asynchronous Receiver Transmitter 通用异步收发器）是广泛使用的串行数据传输协议。UART... |
|
| 摘要：介绍了高速PCB设计中的信号完整性概念以及破坏信号完整性的原因，从理论和计算的层面上分析了高速电路设计中反射和串扰的形成原因，并介绍了IBIS仿真。
关键词：信号完整性 反射 串扰 IBIS仿真
随着半导体技术和深压微米工艺的不断发展，IC的开关速度目前已经从几十MHz增加到几百MHz，甚至达到几GHz。在高速PCB设计中，工程师经常会碰到误触发、阻尼振荡、过... |
|
| 摘要：TMS320LF2407A采用了高性能静态CMOS技术，使得供电电压降为3.3V，减小了控制器的功耗。但是系统中依然存在很多5V供电的芯片，因此这个系统中就不可避免地存在不同供电电压的模块。为了适应混合电压系统，采用CPLD(EPM7128)实现DSP（TMS320LF2407A）与5V器件接口。
关键词：CPLD(CPLD)；DSP(DSP)；混合电压(Mul... |
|
| 摘要：介绍了自动设计的生物芯片扫描仪的硬件电路及其配套软件的设计。核电路以DSP为核心处理器，以单片机为从处理器，并结合CPLD、USB、A/D、D/A等各种芯片构成。生物芯片扫描仪的研究成功，将推动我国生物芯片技术的发展。
关键词：生物芯片扫描仪 生物芯片检测技术 DSP USB2.0
生物芯片技术是20世纪末发展起来的一项新技术。生物芯片是在微小面积上，利用微加... |
|
| 摘要：采用按时间抽选的基4原位算法和坐标旋转数字式计算机（CORDIC）算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式，保证了系统的速度，避免了瓶劲的出现；整个系统采用FPGA实现，实验表明，该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力，可以广泛地应用于数字信号处理的各个领域。
关键词：快速傅里叶变换 CORDIC算法 现场... |
|
| 摘要：介绍了一种运用FPGA将IPV数据包的包头和数据部分分离并重新封装的方法。利用该方法，可以使IPV6数据包的拆装处理速度达到2Gbit/s以上。
关键词：FPGA IPV6数据包 拆装 FIFO
笔者在参加国家“863”重大专题项目“高速密码芯片及验证平台系统”的过程中，遇到了将IPV6数据包的包头和数据部分拆开，然后在数据部分送密码芯片进行加/解密处理，最后... |
|
| 摘要：在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过Xilinx ISE在Modelsim下进行了仿真。
关键词：分布式算法 DALUT FPGA FIR
数字滤波器正在迅速地代替传统的由R、L、C元件和运算放... |
|
| 摘要：在简单介绍算术编码和自适应算术编码的基础上，介绍了利用FPGA器件并通过VHDL语言描述实现自适应算术编码的过程。整个编码系统在LTERA公司的MAX+plus Ⅱ软件上进行了编译仿真，测试结果表明：编码器各个模块的设计在速度和资源利用两方面均达到了较优的状态，可以满足实时编码的要求。
关键词：算术编码 自适应 FPGA VHDL 仿真
算术编码是一种无失真的... |
|
| 摘要：介绍了在PPGA芯片上实现数字频率计的原理。对各种硬件除法进行了比较，提出了高速串行BCD码除法的硬件算法，并将其应用在频率计设计中。
关键词：频率测量 周期测量 FPGA VHDL 状态机
数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部... |
|
| 摘要：介绍了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特点，给出了用ACEX 1K系列器件EP1K10TC144－1实现数字频率合成器的工作原理、设计思路、电路结构和仿真结果。
关键词：DDFS；FPGA；快速通道互连；仿真
１ 概述
１９７１年，美国学者Ｊ．Ｔｉｅｒｎｃｙ，Ｃ．Ｍ．Ｒａｄｅｒ和Ｂ．Ｇｏｌｄ提出了以全数字技术，从... |
|
| 摘要：较详细地阐述不同逻辑电平的接口原理。以低压CPLD EPM7512A为例，给出在混合电压系统中的具体设计方案。
关键词：低压CPLD 逻辑电平 电源 EMP7512A
引 言
随着微电子技术的飞速发展，体积更小、功耗更低、性能更佳的低压芯片不断涌现。I/O电平逻辑向3.3V、 2.5V、1.8V，甚至更低的方向发展。但数十年来，由于5V电源的器件一直占据... |
|
站内文章搜索：