| 摘要：从整个应用系统的角度，理解和分析PLD内部锁相环；在此基础上，深入剖析锁相环的相移结构，同时用这个技术解决系统设计难题。
关键词：PLD 内嵌锁相环 FIFO XBUS
引言
微电子技术的发展趋势是片上系统（SoC），也就是在一块芯片上实现整个系统，包括模拟部分和数字部分。作为IC产业中重要的一个分支，可编程逻辑器件（PLD）也在努力向这个方向发展。无论是X... |
|
| 新手指导--用PROTEL DXP电路板设计的一般原则 电路板设计的一般原则包括：电路板的选用、电路板尺寸、元件布局、布线、焊盘、填充、跨接线等。 电路板一般用敷铜层压板制成，板层选用时要从电气性能、可靠性、加工工艺要求和经济指标等方面考虑。常用的敷铜层压... |
|
| 摘要：针对将cClinux向Nios处理器移植过程中的启动加载程序U-boot bootloader进行研究。首先介绍移植的步骤，然后利用bootloader的设计思想，着重讨论U-boot在Nios中的设计与实现，最后对U-boot在基于Linux的嵌入式系统 中的运用作了探索和展望。
关键词：U-boot bootloader uClinux Nios软核
1 ... |
|
| 引言： 从事电子线路设计的人都深有体会，设计一件产品最麻烦的事情就是搭板实验，而搭板实验最麻烦的可算是印刷电路板的制作。虽然现在大多数人把这件烦人的事情交给线路板厂去处理了，但每制一次板需等待3--7天的时间实在太久。新的设计灵感往往因这种烦、等而被放弃。中月线路板制作机能根据PROTEL的PCB文件快速、自动、精确地制作印刷电路板。用户只需在计算机... |
|
| 摘要：在许多测距系统中，精确地调整用户端回复帧的发送时刻是提高测距精度的关键。介绍了用FPGA实现的一种数字式成型滤波器组，它可大幅度地缩短发送时刻的调整步长，有效地提高测距精度，已被成功应用于某个测距系统中。
关键词：测距 帧参考时标 子波形 成型滤波器 成型滤波器组
在许多测距系统中，用户端接收到基站发送的帧信号后，便以该帧中特定的位置（称为帧参考时标）为基准发... |
|
| 摘要：介绍了Altera公司生产的多核架构可编程逻辑器件APEX20K系列芯片的主要特点和结构功能，给出了APEX20K内含的ClockLock以及ClockBoost电路的典型应用实例。
关键词：可编程逻辑器件 在系统设计 FPGA APEX20K
1 主要特点
APEX20K是Altera公司生产的首款带有多核架构的可编程逻... |
|
| 摘要：从PCI时序分析入手，重点阐述了PCI通用的状态机设计，说明了用VHDL语言来实现本PIC通信状态机的软件设计以及进行MaxPlusII验证的程序和方法。用该方法所设计的接口既可支持PCI常规传输，又可支持PCI猝发传输。
关键词：PCI时序 CPLD器件 状态图 VHDL语言 PCI猝发传输
用CPLD设计所构... |
|
| 摘要：介绍了一种基于ALTERA公司大规模可编程逻辑器件EPF10K10的多功能光栅尺处理品电路。叙述了该电路的主要电路——四倍频细分、辨向电路、计数电路、接口处理电路的设计原理，风时给出了详细的电路和仿真波形。
关键词：光栅尺 四倍频细分 辨向 EDA FPGA EPF10K10
1 光栅尺信号及电路设计... |
|
| 摘要：介绍了用CPLD辅助设计在嵌入系统中进行曲MPU复杂逻辑功能设计的总体方案，给出了通过对XC95144中复用控制寄存器进行配置以实现MPU复位逻辑和CPM协议切换的实现方案和设计要点。
关键词：MPU CPM CPLD 复位逻辑性I/O口 MPC850
1 引言
近年来，微处理器（MPU）在嵌入式系统研发中所占地位越来越重要，很多应用场合对MPU的处理速度、... |
|
| 摘要：VirtexE系列是XILINX公司生产的新型FPGA芯片，可用来进行数十万逻辑门级的系统设计和百兆赫兹级的高速电路设计。文中介绍了XCV50E芯片的结构特性、设计流程和配置过程，给出了具体的电路图和配置流程图。
关键词：FPGA 可配置逻辑块 设计流程 配置
XCV50E是XILINX公司VirtexE系列系统级FPGA芯片中的一员。其主要资源有71693个... |
|
| 摘要：介绍一种利用微控制器动态配置CPLD器件的方法。将配置文件存放在存储器中，配置文件中的控制代码驱动在微处理器中运行的配置引擎；将配置文件中的配置信息通过JTAG口移入CPLD，实现器件的动态配置；通过更换存储器中配置文件，达到同一器件实现不同功能的目的。这种方法为嵌入式系统升通读重构提供了一种新的思路，将来一定会得到广泛应用。
关键词：ISP 在系统可编程技术 ... |
|
| 本设计实例说明如何将Linear Technology公司的LTC6903可编程振荡器作为时钟源应用在直接数字合成、数据转换、开关电容滤波、时钟和压控振荡器等电路中。LTC6903可由2.7V ～ 5.5V的电源供电工作，功耗适中，可产生频率范围为1 kHz ～68 MHz时钟信号。LTC6903在这一频率范围内的典型频率误差和分辨率分别为1.1和0.1%。 你可通过IBM兼容PC机的并行端口控... |
|
| 摘要：在计算机数值计算中，数值经常是以BCD码进行运算的.因而BCD校验电路是一个非常重要的硬件逻辑。其不但影响到数值计算的正确与否，还对整个运算的速度有着决定作用。本文首先分析了BCD码校验原理，进而从并行、串行两种电路结构分析了BCD码校验逻辑。最后提出了一种高效，快速的BCD 码验证电路并对其进行了仿真。
关键词：BCD码、数值计算、并/串行、校验
引言
微... |
|
| 摘要：在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常工作并且提高输出频率的质量。
关键词：全数字锁相环 数字环路滤波器 数字单稳态振荡器
1 引言
数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得... |
|
| 摘要：介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器。该设计采用VHDL硬件描述语言编程，并且专门的综合工具Synplify对设计进行综合、优化，在MAX+PLUS II进行时序仿真，最后在FPGA上实现。
关键词：曼彻斯特码 1553B总线 VHDL FPGA
引言
曼彻斯特码编码、解码器是1553B总线接口中不可缺少的重要组成部分。... |
|
| 摘要：基于IP可重用的设计方法，利用WISHBONE总线协议，把两个已成功开发出的具有自主知识产权的THUMP内核在一个芯片上，实现了片上多处理器FPGA。开发重点是实现基于片内WISHBONE总线的高速缓存一致性协议。
关键词：WISHBONE总线 片上多处理器 高缓一致性 SOC IP
清华大学嵌入式微处理器芯片设计为国家重点863项目，单芯片多处理... |
|
| 摘要：分析了传统电子稳像平台的缺陷，研究并设计了基于FPGA的专用平台。针对该平台研制过程中所涉及的一些关键问题进行了详尽的分析与探讨，给出了可行的解决办法。实验结果表明该平台工作稳定，扩展性好。
关键词：视频处理 电子稳像 FPGA
电子摄像系统已广泛应用于军用及民用测绘系统中，但是效果受到其载体不同时刻姿态变化或震动的影响。当工作环境比较恶劣，尤其是... |
|
| 摘要：提出了一种采用现场可编程门阵列（FPGA）实现基带信号成形的FIR数字滤波器硬件电路的方案。该方案基于分布式算法的思想，利用FPGA丰富的查找表资源，从时域上对基带信号直接进行成形。因为所采用的成形方法运算量小、精度高，所以适用于实时系统。所设计的电路通过硬件仿真，证明能够满足系统的要求，具有一定的理论和实际意义。
关键词：FPGA 基带信号成形 分布式算法 查... |
|
| 摘要：从状态机的角度，介绍一种I2C控制核的VHDL设计方法。将其嵌入到FPGA中，用于实现与TMS320C6000系列DSP的接口，并配合DSP的软件完成对视频采集与显示处理系统中数字视频编、解码器工作模式寄存器的配置及其状态查询。着重介绍I2C控制核的总体设计方案，详细描述其内部命令状态机和时序状态机的工作原理及相应的VHDL代码。此外，介绍I2C控制核与DSP相互通信中断处理机制的VHDL实... |
|
| 摘要：介绍基于RISC技术的8位微控制器的设计与实现。主要包括RISC指令集的选取；取指单元、译码单元、执行单元的设计；取指、译码、回写三级流水线技术的实现。该微控制器包含8级硬件堆栈、1个8位计数器、1个计数器溢出中断、2个外部中断源、8位数据输入和输出端口、16个通用寄存器、2K×16位的程序存储器、512字节的数据存储器。设计使用可综合的Verilog语言描述， QuartusⅡ软件仿真，F... |
|
| 摘要：分析了基于Altera公司CPLD芯片EMP7128SLC84-15进行相位测量的基本原理，给出了用EMP7128SLC8415进行相位测量的硬件实现电路及ＶＨＤＬ源程序。
关键词：EMP 7128SLC84-15；CPLD；相位；频率
１ 器件简介
ＥＭＰ ７１２８ＳＬＣ８４－１５是Ａｌｔｅｒａ公司的ＭＡＸ７０００Ｓ系列ＣＰＬＤ，它采用ＣＭＯＳ工艺，并以第... |
|
| 摘要：采用VHDL语言和图形输入设计方法，给出了用CPLD在远程多路数据采集系统中实现地址译码、串口扩展、模块测试、模数转换以及高位数据处理等功能的具体方法，同时简要介绍了远程多路数据采集系统的工作原理及软、硬件框架。
关键词：CPLD；单片机；译码；RS-232；VHDL； EPM7256SQC208
ＣＰＬＤ(Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ... |
|
| 摘要：简要介绍了Device Engineering公司的DEI1016芯片的功能，详细说明了利用DEI1016芯片实现ARINC429协议数据通讯系统的设计方法，给出了比较具体的电路设计及软件解决方法。
关键词：ARINC429；差分输出；FIFO；可编程器件
１ 概述
目前，ＡＲＩＮＣ４２９收发器主要以Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ公司的ＤＥＩ１０１６及... |
|
| 当Altera公司为下一代FPGA着手开发90nm工艺时，这项工艺正处于广泛的业界争论之中，恰恰反映了新的亚微米工艺之路的坎坷。向90nm点的转换不一定很顺利，尚需要进行比上一个工艺点更深入的分析、研究和测试。然而，Altera从以往产品推出和近乎无瑕疵的0.13um技术中获得了经验，再一次证明了经细致考量的设计方法和主流工艺的选择是成功的关键因素。公司选用TSMC经验证的90nm和low-k介电... |
|
| 摘要：可编程控制器（PLD）自20世纪60年代末出现以来，就以其灵活、高效、可靠性高等优点受到设计者的青睐。而CPLD是20世纪90年代推出的一种复杂的PLD，其主要特征是集成规模大于1000门以上的可编程逻辑器件。它以其更大的容量，更快的速度，更强的仿真能力，增强了电路设计的灵活性。不但降低了开发成本，而且减小了设计风险。因此，在工业领域得到广泛的应用。根据发射机的工作特点，介绍了用CPLD完成... |
|
| 摘要：分析软处理器MicroBlaze的体系结构，给出MicroBlaze内核在软件无线电系统中的应用，实现SOPC（可编程系统芯片）。
关键词：FPGA IP Core SOPC MicroBlaze CoreConnect 软处理器 软件无线电
Xilinx公司的MicroBlaze 32位软处理器核是支持CoreConnect总线的标准外设集合。MicroBl... |
|
| 摘要：结合自适应算法、CX-TB导通测试算法以及二进制计数测试序列，给出了用软件控制EPM9320LC84边界扫描链路，以输出图形并采集引脚对图形的响应，然后通过比较输出测试图形与采集测试图形的差异实现芯片I／O引脚印刷电路板故障的诊断方法。该测试图形便于实现，测试方法快捷、通用性强，诊断结果准确，故障覆盖率高。文中在以ＰＣ机作为边界扫描测试向量生成和故障诊断的基础上，对单芯片——EPM9320L... |
|
| 摘要：介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器的基本原理，并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序。
关键词：CPLD；直接数字频率合成；函数发生器；VHDL
１ 引言
直接数字频率合成 Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｓ ，ＤＤＳ是２０世纪６０年代末出现的第三代频率合成技术。... |
|
| 摘要：介绍了Lattice公司生产的在系统可编程通用数字开关芯片ispGDS14的内部结构和性能特点，并通过实例说明了在GDS开发环境下对ispGDS14进行编程的方法。
关键词：可编程；通用数字开关；ispGDS14
在系统可编程通用数字开关ｉｓｐＧＤＳ１４（ｉｎ ｓｙｓ-ｔｅｍ ｐｒｏｇｒａｍｍａｂｌｅ Ｇｅｎｅｒｉｃ Ｄｉｇｉｔａｌ Ｓｗｉｔｃｈ）是Ｌａｔｔｉ... |
|
| 摘要：介绍了利用CPLD实现DSP芯片TMS320C6711b和PCI桥芯片PLX9054之间高速数据传输的系统设计方法，并给出了相应的系统设计原理图，同时对该系统的性能进行了分析。
关键词：PCI总线；TMS320C6711b；HPI(host port interface)；局部总线；PLX9054
ＣＰＬＤ是一种复杂的用户可编程逻辑器件。它以操作灵活，开发迅速... |
|
站内文章搜索：